- Top
- Job Listings
- Design Engineer/Semiconductor ASIC SoC
JOB ID 24580
Design Engineer/Semiconductor ASIC SoC
- Manufacturer, Semiconductor
- Electronics, Circuit & Mounting Design
- Kanagawa
- ¥6,000,000~¥10,000,000
台湾本社、アメリカ、ヨーロッパ、韓国、中国などグローバルに展開する日本法人として2005年に設立されました。
台湾の半導体No.1グループ会社という強みと、日本人ならではのチームワーク力と結束力、妥協を許さない先端開発技術力により、世界のASIC/SoC業界をリードしています。
製品メーカーが世に出す製品のエンジンとなる半導体部品(ASIC / SoC)の設計開発から量産を担っていただきます。
7nm, 5nm, 3nm、更には2nmという超最先端プロセス製品を使って、誰もが知る超大企業が積極的に取り組んでおり、その製品開発者と直接タッグを組んで、魅力的な未来の製品を一緒に開発することができます。
台湾の半導体No.1グループ会社で唯一の『半導体製品・設計開発メーカー』であり、世界で先陣を切って最新技術を使用し、カスタマイズした半導体を開発していきます。
製品メーカーへ半導体チップを安定供給させるための高度な故障検出技術も有しており、世界でも高い信頼を得ています。
エンジニアとしてかなり手を動かしていただきながら、業務に関与いただくことができ、自身が開発したものが市場にでる達成感もあり!
Job Description
-
- Responsibilities
- ■Front-Endエンジニア
・RTL~論理合成&形式検証
・お客様から受け入れたNetlist/SDC/UPF,CPF・Library等の受け入れチェック
・STA(実行&解析&修正、Timing解析&Timing収束戦略立案等)
・STA制約改善提案&修正等
・お客様への回路改善提案(低消費電力化、高speed化、小サイズ化等向け)
■Middle-Endエンジニア
・DFTツールを活用したTEST回路挿入(Scan・MemoryBIST・BoundaryScan・LogicBIST・IP-DFT等)
・DFTTiming制約作成&チェック
・DFT回路の妥当性チェック(シミュレーション等)
・歩留まり向上施策検討
■Back-Endエンジニア
・Layout設計(Floorplan~配置~CTS~配線~Timing収束~PV収束)
・Pin-Assignment(外部端子、Ball-Pin等)・BUMP設計・RDL
・STA結果解析&Timing収束
・電源配線構造検討&電源Mesh配線
・PhysicalVerification(DRC・LVS等)
・IR-drop解析&収束
-
- Requirements
- ASIC/SoC設計エンジニアの業務経験がある方。
-
- Location
- Kanagawa
-
- Work Style
- Remote working possible, Flex working possible
-
- Salary
- ¥6,000,000~¥10,000,000
-
- Attractive
Points - Japanese company with global opportunities, Listed company, No relocation, New graduates welcome, Foreign capital company, Overseas communication, Make use of languages, Weekends and holidays off
- Attractive
Consultation
Our expert team is dedicated to empowering your career change, crafting tailored career plans, and securing the best job opportunities in the automotive and mobility sectors.
Search by Industry
Search by Job Type
Search by Location
- Top
- Job Listings
- 車載画像センサのハードウエア設計開発、およびアルゴリズムの開発評価環境ハードウエアの設計開発